D 触发器全称是 Delay Flip Flop，也常译作延迟触发器，属于时序逻辑电路里面最基础的边沿触发存储单元，核心特点就是在时钟脉冲有效边沿到来的时候，把输入端 D 的数据传递到输出端 Q，在时钟边沿之外的时间段，输出状态会保持不变，之所以叫延迟触发器，是因为输出 Q 的状态会比输入 D 信号延迟一个时钟周期，这个延时特性也是它名字的来源，它是计数器寄存器分频器等数字系统非常核心的基础器件，很多教材里面也直接叫 D 型触发器，考试答题的时候要区分英文全称和中文名称，不要和 RS 触发器 JK 触发器混淆，下面详细介绍它的原理分类还有相关知识点。
